This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(1) Japanese Patent Application Laid-Open No. 9-23009 (1997): "METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE" The following is an extract relevant to the present application.

An object of the invention disclosed in the above reference is to provide a semiconductor device capable of easily and effectively preventing an end portion of a gate electrode from being rounded or narrowed, and a method of manufacturing the semiconductor device. To achieve this object, as shown in Figs. 5 and 6, the width of the gate electrode at its end portion in the direction of a channel is set greater than that of the gate electrode located on the active area in the direction of the channel.

FI

(19)日本国特許庁 (JP)

我阿彪号

(51) [mt.CL*

四公開特許公報(A)

庁内整理場外

(11)特許田朝公司各号 特開平9-23009

(43)公開日 平成9年(1997)1月21日

技能表示值所


							W-12-4-	
HOIL	29/18		HOIL :	59/18	801	P.		
	21/336		CZBF	1/00	102			
C23P 1/00		102	HO1L 2	-	Z			
H01L	21/027 29/40			21/30	6 D 2 Z			
			* 特主政策	宋龍家	能改英の数7	OL	(≙ 8	八
(21) 出版基号		(988 #7 - 221574	(71)部製人		7 <i>4</i> 7 			
(22)(四國)自		平成7年(1995) 8月30日	(72) 元明音		京都大田武中胤弘 1 丁自 3 春 6 分 VII 「智峰			
(31) 促光维主要循号		特観平7 — 107659	1	東京都	田区中层达1	「自3者	6号	株式
(30) 優先日		平7 (1995) 5月1日	1	会社リ:	3— 			
(35) 经先制主要制		日本 (JP)	(72) 残肉者	川島 4	沙斯			
				NO CONTRACT	田区中海达1	广日 8 年	6号	KS
				会社リニ	1 -14			
•			(72) 完明者	村上 等	? #			
			1	光網球火	田区中屬廷17	門3番	6号	制
				会社リコ	1 - 4			
			(74)代据人	分型士	鳥居 洋			
					景美質に終く			
			ŀ					

(54) [短時の名称] 半等体制制の製造方柱

(67)【要約】

【課題】 リソグラフィ、館光線明系、レジスト、マス ク技術、或いはマスクパターン設計技術にようずに、簡 易且つ効果的にゲート電響端部の丸まりや縄りを抑制 し、微細化および高信頼性が期待できる半導体装置の製 造方法を提供する。

【解決手段】 業子分離源域上にゲート電極の軸的形形 成される半導体装置をフォトリングラフィを用いて製造 する方法において、マスク上の前記ゲート電極の場合に 対応する部分のチャネル方向の幅が、活性調唆上に位置 するゲート電極のチャネル方向の幅を超えた大きさにレ イアウトされたマスク8を用いて露光する工程を含むこ とを特徴とする。



【特許技术の第四】

【請求項1】 素子分割を測したゲート電極の端部が形 成される半導体装置をリソグラフィにより製造する方法 において、マスク上の前記ゲート電極の結合に対応する 部分のチャネル方向の幅が、活性領域上に位置するゲー ト電極のチャネル方向の幅を越えた大きさにレイアウト されたマスクを用いて露光する工程を含むことを特徴と する半導体装置の製造方法。

【請求項2】 前記マスク上のゲート電極の端部に対応 する部分のチャネル方向の拡幅を、主パターンに連続し て形成された拡張パターン部により実現したことを特徴 とする情報項1に記載の半導体施費の製造方法。

【請求項3】 前記マスク上のゲート電極の軸的吹対応 する部分のチャネル方向の拡幅を、主パターンから独立 したダミーパターン部により実現したことを特徴とする 請求項1に記載の半導体装置の製造方法。

【請求項4】 前記ゲート電極の嫌的に対応する部分の チャネル方向の披稿を、活性領域上に位置するゲート電 毎のチャネル方向の幅の1/10以上の割合としたこと を特徴とする情状項2に記載の半導体装置の製造方法。

【流状項5】 前記ダミーパターン部を多角形で構成す るとともにチャネル方向に平行な長さを、活性領域上に 位置するゲート電極のチャネル方向の幅の1/10以上 としたことを特徴とする請求項3に記載の半導体装置の 點造方法。

【摘状項6】 節状項1万至節状項5のいずれかの方法 において、角度が略270°のコーナー部を有する素子 分間領域の前記コーナー部の近傍にゲート電極の端的地 形成することを特徴とする半導体装置の製造方法。

【括求項?】 語状項1乃至語状項6のいずれかの方法 において、前記ゲート電極の場合の先端近傍に別の電極 パターンを形成することを特徴とする半導体装置の製造 方法。

【発明の詳細な説明】

[0001]

【発明の屋する技術分野】本発明は、リソグラフィ技術 により半導体装置を製造する方法に関する。

[0002]

【従来の技術】近年、集積回路を構成しているMOSト ランジスタの微細化が進み、いわゆるディープサブミク ロンの世代に入ろうとしており、ゲート長が0.5~ 0.35µmを下回るトランジスタが実現されようとし ている。しかしながら、このディープサブミクロン世代 では、従来より用いられている i 線(365 nm) ステ ッパによるリソグラフィ技術が限界に近づくため、例え ば、図?に示すごとく、ゲート電極1の端部でコーナー が丸まったり、9倍6の仕上がり形状が、ゲート電径1の レイアウト形状(図中点線で示す)から大きく後退する 現象が生じる。特に、ゲート電極1の雑節が電子分配額 域2上にある場合には、活性領域上のゲート電響的分よ

りもレジストが薄くなるため、ゲート電極1の軸的の仕 上がり形状が難くなる。

【0003】更に、例えば、図8に示すように、活性領 |横3のコーナー部近傍にゲート電極1の軸部が存在する 場合においては、上記ゲート電極1の端部の丸まり或い は細りに加えて、活性領域3のコーナー部の仕上がり形 状の鈍りや、アライメントずれが起こると、ソース/ド レイン間でショートに近いリークが発生することもあ

【0004】このような種々の問題点が指摘されるな か、露光照明系、レジスト、マスク技術、或いはマスク パターン設計技術等の役良により、上記問題点の解決が 試みられている。

[0005]

【発明が解決しようとする課題】例えば、「サイエンス フォーラム量新版館LSIプロセスデータハンドブッ ク, 1994年3月, P121」には、KrFレーザや AFFレーザなどを光源として用いたエキシマレーザリ ソグラフィや、EB(電子線)直接指面技術、或いはX 繰りソグラフィ技術が提案されている。

【0006】しかし、かかる技術は、未解決の問題が激 多くあり、1級ステッパに取って代わる技術に成長する までには、更に研究が必要である。

【0007】また、「日経マイクロデバイス1992年 4月号、P22」には、サブハーフミクロン世代まで! 線ステッパで乗り切るための技術として、変形照射法等 の露光展明系技術、恩光剤の新たな材料設計等にかかわ るレジスト技術、或いは位相シフトマスク等のマスク技 術等を向上させる技術が延察されている。

【0008】しかし、かかる技術では、コストの増大や スループットの低下、或いは効果のパターン依存性等の 幾つかの問題点を有しており、前述のゲート電極端的の 丸まり或いは細りの問題を簡単且つ確実に解決すること ができない。

【0009】また、「第53回応用物理学会学術就資金 精演予稿集16P-L-10, 1992年秋季, P47 7」には、マスク上のパターン設計技術で高解像度を実 現する試みが提案されている。この試みは、デバイスパ ターンを与えると光圀変分布が最適化されるようにマス クパターンを自動発生させるものであり、この自動発生 は光光度分布のシミュレータと最適化アルゴリズムを組 み合わせて実現している。 図9(a)は一般的なマスク パターン例であり、これに対して上記方法で最高化設計 されたマスクパターンは、日図(b)に示すようにな

【0010】しかし、かかる技術は、集積回路の設計に 際して一々前記プログラムによって様々なパターンの最 適化を行わなければならない。また、最適化設計された パターンは非常に複雑であり、レイアウト作業が複雑に なる。従って、実際のLSI設計作業に利用すると、ス

ループットの大幅な低下を伴うことが想像され、更なる 工夫が必要である。

【0011】本発明は、上配の事情に鑑み、リソグラフ ィ、露光照明系、レジスト、マスク技術、或いはマスク パターン設計技術によらずに、簡易且つ効果的にゲート 電極端部の丸をのや細りを抑制し、微細化および高信頼 性が期待できる半導体装置の製造方法を提供することを 目的とする。

[0012]

【課題を解決するための手段】本事明の半導体装置の製 遺方法は、秦子分類題域上にゲート電極の時間は死成さ れる半導体装配をリソグラフィにより製造する方法にお いて、マスク上の前記ゲート電径の端部に対応する部分 のチャネル方向の転が、活性領域上に位置するゲート電 経のチャネル方向の軽を越えた大きさにレイアウトされ たマスクを用いて配光する工程を含むことを特徴とす

【0013】前記マスク上のゲート電極の端部に対応す る部分のチャネル方向の拡縄を、主パターンに運輸して 形成された拡張パターン部により実現してもよく、この 場合に、活性調査上に位置するゲート電極のチャネル方 向の幅の1/10以上の割合としてもよい。また、前記 マスク上のゲート電極の軸部に対応する部分のチャネル 方向の拡幅を、主パターンから独立したダミーパターン 部により実現してもよく、この場合に、前記ダミーパタ ーン部を多角形で構成するとともにチャネル方向に平行 な長さを、活性調或上に位置するゲート電性のチャネル 方向の幅の1/10以上としてもよい。

【0014】また、上記の方法において、角度が略27 0°のコーナー部を有する素子分間御帳の前記コーナー 部の近傍にゲート電極の難節を形成してもよく、また、 前記ゲート電極の端部の先端近像に別のゲート電極を形 成してもよい。

【0015】上記の構成によれば、マスク上のゲート電 種の端部に対応する部分がチャネル方向に拡幅されたマ スクを用いて半導体装置を製造するので、ゲート電優の 端部に対応する部分の配光において、必要な光度更分布 を確保してゲート電極の端的の丸まりを回避できるとと もに、当物治の仕上がりがゲート電便のレイアウト形 状から大きく後退する現象を防止することができる。特 に、ゲート管理の軸的砂索子分割領域上にあるときに は、活性環境上のゲート電極部分よりもレジストが薄く なり、仕上がり形状が細くなる現象が生じがちとなる が、本方法であれば、このような場合においても、ゲー ト電極の端部の細りを防止することができる。また、ゲ ート電極の始的の細りに加えてアライメントずれが生じ たときのショートといった問題も回避することができ る。しかも、露光照明系、レジスト、マスク技術、繋い はマスクパターン設計技術等といった複雑な手法を伴わ ないので、半導体装置の製造が開催化することもない。

[0016]

【発明の実施の形態】以下、本発明の実施の形態を図に 基づいて説明する。

【0017】(実施の形態1)本発明の半導体装置の製 造方法は、秦子分離御城上にゲート電極の神能的形成さ れる半導体装置をフォトリソグラフィを用いて製造する 方法であって、以下の図1等に示すように、マスク上の ゲート電極の端部に対応する部分のチャネル方向の幅 が、活性領域上に位置するゲート電極のチャネル方向の 幅を越えた大きさにレイアウトされたマスクを用いて露 光する工程を含む方法である。

【0018】図1 (a)は本発明の半導体装置の製造方 法で用いるマスクのパターン?を示しており、同図

- (b) は上記マスクパターン7を用いた場合のシミュレ ーションによる光効度分布を示している。上記図1
- (a)のパターン?は、マスク上のゲート電極1の総部 に対応する部分のチャネル方向の拡幅を、主パターン? aに連続して形成された拡張パターン部でも、でもによ り実現したものである。この拡張パターン部76,76 は、正万形状を成すとともに、当該正方形状の辺にて主 パターン?aの戦闘の角部にそれぞれ連続して形成され

【0019】図2(a)は、本発明の半導体装置の製造 方法で用いるパターンの他のパターンでを示しており、 回図(b)は上記マスクパターン7を用いた場合のシミ ュレーションによる光殊度分布を示している。上記図2 (a)のパターン?は、図1 (a)と同様に、辺福を主 パターン?aに連続して形成された拡張パターン部?c により実現したものである。この拡張パターン部7c は、方形状を成すとともに、当該方形状の辺にて主パタ ーン7aの軸的の辺に連続して形成されている。拡影パ ターン? cのチャネル方向の辺の長さは、活性領域3上 に位置するゲート電径1のチャネル方向の幅の1/10 以上大きくしてある。従って、例えば、ゲート長が0. 5 mm程度であれば、拡幅は0,05 mm以上で行う。 【0020】図3(a)は、本発明の半導体装置の製造 方法で用いるマスクの他のパターン?を示しており、同 図(b)は上記マスクパターン7を用いた場合のシミュ レーションによる光視度分布を示している。上記図3 (a)のパターン7は、図1 (a)と同様に、主パター ン?aに連続して形成された拡張パターン部?d,?d により実現したものである。この拡張パターン部です。 7dは、正方形状を成すとともに、当該正方形状の角部 にて主パターン7aの端部の角部にそれぞれ連続して形 成されている。

【0021】図1 (b) 乃至図3 (b) の光強度分布か ら明らかなように、上記いずれのマスクパターン?にお いても、ゲート電極1の構能に対応する部分の光強変変 化が開催され、ゲート電停1の結合の丸まりを抑制でき るとともに、当該論的の仕上がりがゲート電極1のレイ

アウト形状から大きく後退する現象を防止することができる。なお、比較のため、従来のパターンによる光熱度分布を図10に示した。なお、これらの図において、縦軸の一目盛りは0・1μmである。

【0022】図4(a)乃至図4(c)は、マスク上の

ゲート電響1の戦略に対応する部分のチャネル方向の拡幅を、主パターン8 aから独立したダミーパターン8 aから独立したダミーパターン8 b(8 c,8 d)により実現したマスクパターン8 を示している。なお、図中の点線は、各マスクパターン8 によるゲート電響1の仕上がり形状を示している。【0023】図4(a)では、ダミーパターン部8 b,8 bは、正方形状を成すとともに、当該正方形状の一辺を主パターン8 aの端部の両部に近接して形成されている。同図(b)では、ダミーパターン8 c,8 cは、長方形状を成すとともに、当該長方形状の長辺を主パターン8 aの端部の両縁に近接して形成されている。同図(c)では、ダミーパターン8 d,8 dは、正方形状を成すとともに、当該正方形状の一角を主パターン8 aの端部の角部に近接して形成されている。

【0024】このように、前記マスク上のゲート電極の 時間に対応する部分のチャネル方向の拡幅を、主パター ン8 aから独立したダミーパターン部8b(8c,8 d)により実現したマスクを用いる場合も、前記実施の 形態と同様、ゲート電極1の場合に対応する部分の光線 度変化が守縄され、ゲート電極1の場合に対応する部分の光線 できるとともに、当該場的の仕上がりがゲート電極1の レイアウト形状から大きく後退する現象を防止すること ができる。

【0025】勿論、以上示したパターンに限られるものではなく、拡張パターン部やダミーパターン部の形状、 信数、又は監禁は、ゲート電極端部の仕上がりの丸まりや細りを抑制できるものであれば、上記パターン例と 異なるものであっても差し支えない。また、拡張パターンやダミーパターンはゲート電極端部の一方(片側)のコーナー部のみに高速されても差し支えない。

【0026】ここで、前記拡張パターン部7d,7dの主パターン7aからの出っ張り量、及び、ダミーパターン部8b(8c,8d)のチャネル方向の幅は、活性領域3上に位置するゲート電極1のチャネル方向の幅の1/10以上で、周辺パターンの仕上がり形状に影響を与えない程度の大きさとした。前記1/10以上としたのは、ゲート電極1のチャネル方向の幅は限界解像度に制約され、この限界解像度を大幅に下回る寸法で前記拡張パターン部やダミーパターン部を形成したとしても、マスク作成の際のコスト増大を招くだけで、当該パターン部形域の効果はさほど取待できないからである。

【0027】また、通常用いられるリソグラフィ技術は、i級ステッパによる5倍レティクル(マスク)縮小露光であり、最小ゲート長が0.5μmを下回るディー

プサブミクロン世代以降は、「線リソグラフィ技術は限界にきているといわれながらもサブハーフミクロン世代まで用いる可能性は存在する。そして、レティクルのパターニングはEB若しくはレーザによる直接抽画で行っている。レイアウト上の最小グリッドがO.05μmである。EBの直接抽画技術によれば更に10分の1程度の解像度を実現できるが、最小グリッドをO.25μmである。EBの直接抽画技術によれば更に10分の1程度の解像度を実現できるが、最小グリッドをO.25μmより小さくすることは、レティクル作製コストが増大すること、及び「線ステッパの解像度が違いつけないこと等によりあまり意味がない。従って、既存技術を利用して量度性を確保することを考えた場合には、前官拡張パターン部やダミーパターン部のレイアクトに離してはレイアウト上の最小グリッドであるO.05μm程度以上の寸法が理論がである。

【0028】なお、前記マスク上のゲート電極の場合に対応する部分のチャネル方向の拉幅を、活性類域3上に位置するゲート電極1のチャネル方向の幅の1/10以上と説明したが、これはレイアウト上の寸法であるから、マスク上の寸法の場合は、前記経小系ステッパにおける5倍レティクル上では、5倍の寸法を用いることになる。

【0029】(実施の形態2)次に、本発明の他の実施の形態について設明する。

【0030】この実施の形態の半導体装置の製造方法は、景子分配節は2の角度が270°のコーナー部の近傍にゲート電極1の線的形形成する方法において、前記実施の形態1で設明したマスクを用いる方法である。即ち、図5(a)に示すように、マスク上の前配ゲート電極1の鍵的に対応する部分のチャネル方向の幅が、活性領域3上に位置するゲート電極のチャネル方向の幅を越えた大きさにレイアウトされたマスクを用いる。

【0031】同図(b)は、上記マスクを用いてゲート電極1を形成したときの仕上がり形状を示している。この図から分かるように、ゲート電極1の期間の丸まりが抑制されるとともに、当該軸部の仕上がりがゲート電極1のレイアウト形状から大きく後退する現象が防止されるので、図示しないソース/ドレイン間のショートの危険性が回避されることになる。

【0032】(実施の形態3)次に、本発明の他の実施の形態について説明する。

【0033】本実施例の半導体装置の製造方法は、前記ゲート電極1の端部の先載丘傍に別のゲート電極1を 形成する方法において、前記実施の形態1又は実施の形態2で説明したマスクを用いる方法である。即ち、図6 (a)に示すように、マスク上の前記ゲート電極1の端部に対応する部分のチャネル方向の転が、活性部成3上に位置するゲート電極1のチャネル方向の軽を越えた大きさにレイアウトされたマスクを用いる。

【0034】同図(b)は、上記マスクを用いてゲート

電極1を形成したときの仕上がり形状を示している。 ゲ ート電極1の雑館に別のゲート電極1、が存在する場。 合、即ち、電極パターンが空接形成される場合に、この 密接したパターン間において特に顕著にゲート電極1の 端部の丸まりや低退現象が表れるが、この実施の形態の 方法であれば、このような場合でも、前配周図(b)に 示したように、ゲート電極1の端部の丸まりや後度現象 が抑制されることになる。なお、この実施の形態では、 簡便のため、"1′"をゲート電極と表現したが、ゲー ト電径材料(例えば、ポリシリコン)は直線としても使 用されることがあり、"1'"の使用形態は何であって もよい。

【0035】なお、種々のパターンを検証した結果、図 1 (a)のパターンは、ゲート電極の仕上がり形状に与 える歪みの影響が少ないという利点が得られるが、上述 した実施の形態2及び実施の形態3の方法においては、 確実にゲート電極端的の細りを抑制したいという要請が 富く、この要請に確実に応えるためには、主パターンの 角部を拡張するのではなく、図2(a)のように、主パ ターンの軸的全体を拡張するようなパターンのマスクを 用いるのが豊心効果的であった。

【0036】ところで、ホールを形成するためのマスク 上のレイアウトについては、「第54回心門物理学会学 術議演会議演予稿集27a-SHF-21,1993年 秋学、P552」において、従来パターンの四隅に補助 パターンを付加することで、仕上がり形状の補正を行 い、実用解性限界を向上させる視案がなされている。し かしながら、この被索は、その目的がコーナー部の曲率 を制御することにあるのに対し、本勢明は、上記図2 (a) に示した主パターンの判的全体を拡張するマスク レイアウトからも分かるように、コーナー部の曲率や至 みを制御するのではなく、ゲート電話論的の仕上がりが 縄る分当該地間のレイアウトをチャネル方向に太らせる ものである点で前記提案と栖倉するものである。

【0037】なお、前記提案の場合、レイアウトに近い 形状を得るためホール産、ホール個スペース、或いは下 地段差によって補助パターンの大きさや西面等を最適化 しなければならず、業務回路を設計する際の作業を煩雑 にし、スループットを低下させるが、本発明は、ゲート 電極端部の丸まりや細りを抑制するものであり、コーナ 一部の曲車は重要ではないから、拡張パターン部やダミ ーパターン部の大きさや配置にはかなりのマージンがあ り、厳密な最適化は必要なく、設計作業を規維にしたり スループットを低下させることがない。

【0038】また、本発明は、秦子分離のための厚い絶 緑蘭 (例えば、LOCOS法で形成したいわゆるフィー ルド酸化模)上にゲート電管電路所乗り上げている半導 体装置を製造する方法であり、厚い絶縁鏡上は、段差の 最悪により活性調整と比べてレジスト膜厚が薄くなり、 ゲート電極の仕上がりが特に細りやすい。この現象は本 来的には解像度や近接効果とは独立したものであるが、 機能しが進めば密接に影響してくるものであり、本発明 はこれに着目して、妻子分離領域上にゲート電極の総部 が形成される半導体装置をフォトリソグラフィを用いて 製造する方法において、前記図1 (a)等で示したマス クを用いたのであり、その効果は極めて大きいといえ

【0039】なお、半導体装置としては、MOSトラン ジスタに限りず、MIS(Metal Insulater Semiconduc tor), SOS (Silicon on Sapphire), SOI (Si licon on Insulator), TFT (Thin Film Transisto r) 等、ゲート電響を有し、マスクを用いてリッグラフ ィ工程によって該ゲート電極のパターニングを行うあら ゆる種類の絶縁ゲート型トラジスタに適用できる。ま た、ゲート電極材料としては、ポリシリコンに限られな いことは勿論である。

[0040]

【発明の効果】以上のように、本発明によれば、ゲート 電響の場合に対応する部分の電光において、必要な光度 度分布を確保してゲート電極の総合の丸まりを回避でき るとともに、当該場合の仕上がりがゲート電差のレイア ウト形状から大きく後退する現象を防止することができ

【0041】特に、ゲート電極の軸部は事子分離額域上 にあるときには、活性調査上のゲート電極部分よりもレ ジストが輝くなり、仕上がり形状が細くなる現象が見ら れがちとなるが、本方法であれば、このような場合にも ゲート電極の軸部の細りを防止できる。また、ゲート電 極端的の細りに加えてアライメントずれが生じたときの ショートといった問題も回避することができる。しか も、露光解明系、レジスト、マスク技術、或いはマスク パターン設計技術等といった複雑な手法を伴わないの で、半導体装置の製造が複雑化しないという優れた語効 果を奏する。

【図面の無単な監明】

【図1】同図(a)は、本発明の半導体装置の製造方法 に用いるマスクのパターンを示す説明であり、同図 (b)は当該パターンによる光分野分布図である。

【図2】 目図(a)は、本発明の半導体装置の製造方法 に用いるマスクの他のパターンを示す説明であり、同図 (b)は当該パターンによる光色度分布図である。

【図3】図図(a)は、本外明の半導体装置の製造方法 に用いるマスクの他のパターンを示す説明であり、周図 (b) は当核パターンによる光殊度分布図である。

【図4】同図(a)乃至同図(c)は、本発明の半導体 装置の製造方法に用いるマスクの他のパターン及びゲー ト電極の仕上がり形状を示す説明図である。

【図5】同図(a)は木発明の半導体装置の製造方法の 他の実施の形態におけるマスクパターン及び第子分間領 域との位置関係を示す説明図であり、同図(b)は当該 パターンによるゲート電極の仕上がり形状を示す説明図 である。

【図6】 図図(a)は本発明の半導体装置の製造方法の 他の実施の形態におけるマスクパターン及び豪子分離領 域との位置関係を示す説明図であり、同図(b)は当該 パターンによるゲート電性の仕上がり形状を示す説明図 である。

【図7】従来の半導体装置の製造方法におけるマスクパ ターン及びゲート電極の仕上がり形状を示す説明型であ *****.

【図8】従来の半導体装置の製造方法におけるマスクパ ターン及びゲート電極の仕上がり形状の他の例を示す説 明回である。


【図9】回図(a)は一般的なマスクパターン例を示す 説明図であり、同図(b)は従来法により最適化設計さ れたマスクパターンを示す説明図である。


【図10】従来のマスクパターンによる光強度分布図で

55.

【符号の説明】

- ゲート管径
- 他のゲート電極
- 2 業子分割領域
- 活性領域
- 7 マスクパターン
- 7a 主パターン部
- 76 拡影パターン部
- 7 c 拡張パターン部
- 7 は 拡張パターン部
- 8 マスクパターン
- 8a 主パターン部
- 8b ダミーパターン部
- 8c ダミーパターン部
- 8 d ダミーパターン部





7